{"id":28819,"date":"2025-03-18T09:00:00","date_gmt":"2025-03-18T08:00:00","guid":{"rendered":"https:\/\/fmd-insight.de\/?p=28819"},"modified":"2025-06-04T13:54:36","modified_gmt":"2025-06-04T11:54:36","slug":"apecs-pilotlinie-heterointegration-chiplet-anwendungen","status":"publish","type":"post","link":"https:\/\/fmd-insight.de\/de\/news\/interviews\/apecs-pilotlinie-heterointegration-chiplet-anwendungen\/","title":{"rendered":"Die APECS-Pilotlinie<\/strong> | \u00dcber Heterointegration als Basis f\u00fcr Chiplet-Anwendungen"},"content":{"rendered":"\n
©<\/span>Adobe Stock | Vitte Yevhen <\/div><\/div><\/div>\n
\n
\n
\n \n \n \"\"\n <\/picture><\/div><\/div><\/div>\n <\/div>\n <\/div>\n
\n
\n

Im Interview: Rolf Aschenbrenner, Erik Jung (Fraunhofer IZM) und Dr. Michael T\u00f6pper (FMD-Gesch\u00e4ftsstelle)
\n<\/strong><\/p>\n<\/div><\/div><\/div> \n <\/div>\n\n \n <\/div>\n\n\n

\n \n
\n
\n
\n \n \n \"\"\n <\/picture><\/div><\/div><\/div>
©<\/span>Fraunhofer IZM<\/div><\/div>\n<\/div><\/div>\n

Um das exponentielle Wachstum der Rechenleistung nachhaltig zu sichern, setzt die Halbleiterindustrie verst\u00e4rkt auf modulare Chiplet-Systeme. Innovative Technologien wie 3D-Heterointegration und elektrisch-optisches Co-Packaging spielen dabei eine zentrale Rolle.<\/p>\n

Das Fraunhofer-Institut f\u00fcr Zuverl\u00e4ssigkeit und Mikrointegration IZM f\u00f6rdert die Entwicklung und Integration von Chiplet-Technologien aktiv im Rahmen der APECS-Pilotlinie<\/a>. Diese wird im Zuge des EU Chips Act aufgebaut, um Chiplet-Innovationen voranzutreiben und die Forschungs- und Fertigungskapazit\u00e4ten f\u00fcr Halbleiter in Europa zu erh\u00f6hen.<\/p>\n

Das ver\u00f6ffentlichte Interview stammt von RealIZM, dem Wissenschaftsblog des in der FMD kooperierenden Fraunhofer-Instituts Fraunhofer IZM<\/a>.<\/p>\n Zum RealIZM-Blog<\/a>

<\/div><\/div><\/div><\/div>\n <\/div>\n <\/div>\n\n\n\n
\n
\n \n

Im Interview mit Rolf Aschenbrenner [RA] und Erik Jung [EJ] vom Fraunhofer IZM sowie Dr. Michael T\u00f6pper [MT] von der Forschungsfabrik Mikroelektronik Deutschland (FMD) erhalten Sie Einblicke, wie die APECS-Pilotlinie<\/strong> Unternehmen bei der Umsetzung fortschrittlicher Technologien im Bereich Advanced Packaging<\/strong> und der Integration von Chiplets<\/strong> unterst\u00fctzt.<\/p>\n\n <\/div>\n <\/div>\n \n <\/div>\n\n\n

K\u00f6nnen Sie bitte kurz erl\u00e4utern, in welchen Bereichen das Fraunhofer IZM an der Entwicklung von Chiplet-Technologien arbeitet?<\/p>\n<\/div>

<\/span>

[RA]: Am Fraunhofer IZM liegt unser Schwerpunkt auf der Hardware-Integration. Mit unserem umfangreichen Technologie-Baukasten zur Hetero-Integration stellen wir Chiplet-Module her und unterst\u00fctzen Systemdesign, Zuverl\u00e4ssigkeit und Testing.<\/p>\n

 <\/p>\n

[EJ]: Wir sehen daher den Schwerpunkt unserer Arbeit in der ganzeitlichen Systemperspektive zur Integration und Optimierung solcher Chiplet-Module. Beginnend mit dem ungeh\u00e4u\u00dften Chip noch im Wafer-Verbund erg\u00e4nzen wir z.B. die Metallisierung oder f\u00fcgen Bumps zur Finepitch-Kontaktierung hinzu. Diesen Ansatz verfolgen wir nicht nur f\u00fcr die High-Performance CMOS-Chiplets, sondern adressieren auch III-V basierende RF oder optoelektronische Chiplet-Komponenten. Ohne Hetero-Integration sind Chiplet basierte Systeme nicht m\u00f6glich! Das High-End Performance Packaging vom Wafer zum System ist insoweit entscheidend f\u00fcr die Hardware-Realisierung und den nachhaltigen Erfolg der Chiplet-Technologie.<\/p>\n<\/div>

Welchen Beitrag soll die APECS-Pilotlinie f\u00fcr den Standort Deutschland bzw. Europa leisten?<\/p>\n<\/div>

<\/span>

[MT]: Die Entwicklung von Chiplets wird derzeit von gro\u00dfen Halbleiterunternehmen vorangetrieben, die in der Lage sind, die die hohen Kosten f\u00fcr die Herstellung von Wafern und den damit notwendigen Masken unter 7 nm tragen zu k\u00f6nnen. Mit der APECS-Pilotlinie bieten wir Start-ups und kleinen und mittelst\u00e4ndischen Unternehmen (KMUs), die nicht \u00fcber diese Ressourcen verf\u00fcgen, eine Hardware-Plattform und er\u00f6ffnen Chancen f\u00fcr Anwendungen, die in den n\u00e4chsten Jahren in den Markt kommen werden.<\/p>\n

 <\/p>\n

[RA]: Der EU Chips Act zielt darauf ab, den Anteil der Chipproduktion in Europa von derzeit 9 Prozent bis 2030 auf 20 Prozent zu erh\u00f6hen. Um Chiplet-Technologien zu integrieren und zu funktionalisieren, sind spezielles Know-how sowie Techniken f\u00fcr Assembly, Montage und Substrate und der Zugang zu Forschungsinfrastrukturen entscheidend.<\/p>\n<\/div><\/div>\n\n\n

\n
\n

\u00bbAPECS\u00ab<\/strong>, kurz f\u00fcr Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems<\/strong>, bringt die Kompetenzen, Infrastrukturen und das Know-how von zehn Partnern aus acht europ\u00e4ischen L\u00e4ndern zusammen.<\/p>\n

 <\/p>\n

In Deutschland sind zw\u00f6lf Institute der Fraunhofer-Gesellschaft (Projektkoordinator) und zwei Institute der Leibniz-Gemeinschaft an der Pilotlinie beteiligt. Implementiert wird APECS<\/strong> von der Forschungsfabrik Mikroelektronik Deutschland (FMD)<\/strong> \u2013 einem der weltweit f\u00fchrenden und standort\u00fcbergreifenden Forschungs- und Entwicklungs-Zusammenschl\u00fcsse f\u00fcr die Mikro- und Nanoelektronik.<\/p>\n<\/div>\n <\/div>\n <\/div>\n\n\n

An welche Zielgruppen richtet sich das Angebot der APECS-Pilotlinie?<\/p>\n<\/div>

<\/span>

[EJ]: Die APECS-Pilotlinie richtet sich an die gesamte europ\u00e4ische Mikroelektronik-Industrie, von Start-ups \u00fcber KMUs bis hin zu gro\u00dfen Unternehmen, einschlie\u00dflich Zulieferern im Automotive-Bereich und Forschungseinrichtungen. Der Zugang ist f\u00fcr alle offen. Wir bieten eine in sich vollst\u00e4ndige Plattform f\u00fcr alle Anbieter in der Wertsch\u00f6pfungskette, von Foundries und Integrated Device Manufacturers (IDM) \u00fcber Outsourced Semiconductor Assembly and Test (OSAT) bis hin zu Mikrosystemtechnik- und Elektronikanwendern, Ausbildungsorganisationen, Universit\u00e4ten, Testh\u00e4usern und Materialherstellern.<\/p>\n

 <\/p>\n

[MT]: Die APECS-Pilotlinie ist auf die Zusammenarbeit mit europ\u00e4ischen Institutionen konzentriert. Da die Entwicklung von Mikroelektronik jedoch l\u00e4nder\u00fcbergreifend ist, planen wir auch Kooperationen mit Japan, Taiwan, S\u00fcdkorea und den USA.<\/p>\n<\/div>

Welchen Mehrwert wird die APECS-Pilotlinie der Halbleiterindustrie bieten?<\/p>\n<\/div>

<\/span>

[EJ]: Mit der APECS-Pilotlinie schaffen wir eine Br\u00fccke zwischen Forschung und industrieller Umsetzung. Die Partner an den Pilotlinien entwickeln gemeinsam Technologien, die f\u00fcr einzelne Unternehmen oft zu komplex, zeit- oder kostenaufw\u00e4ndig sind. Ziel ist es, Partner zu bef\u00e4higen, moderne Technologien f\u00fcr neue Konzepte zu testen, umzusetzen und ohne gro\u00dfe H\u00fcrden in ihre Produktion zu \u00fcberf\u00fchren. Dadurch erhalten Unternehmen klare Informationen dar\u00fcber, welche Ger\u00e4te sie f\u00fcr spezifische Prozesse ben\u00f6tigen und welche Rahmenbedingungen entscheidend sind, um die optimale Auswahl f\u00fcr ihr Produktportfolio zu treffen.<\/p>\n<\/div><\/div>\n\n\n

\n \n
\n
\n
\n \n \n \"\"\n <\/picture><\/div><\/div><\/div>
©<\/span>fraunhofer-mikroelektronik<\/div><\/div>\n<\/div><\/div>\n

[MT]: Anstatt zu sagen, dass etwas technisch unm\u00f6glich oder zu komplex ist, soll die APECS-Pilotlinie dazu beitragen, neue Ideen umzusetzen und neue M\u00e4rkte zu erschlie\u00dfen. Wir m\u00f6chten Forschungsinstituten, Start-ups und KMUs einen einfachen Zugang erm\u00f6glichen, um Hardware-Prototypen in Kleinstserien von mehreren hundert St\u00fcck f\u00fcr neue Ideen herzustellen. Am Fraunhofer IZM zeigt die Start-a-Factory bereits erfolgreich, wie das funktioniert. Mit APECS setzen wir diesen Ansatz im Bereich der Hochtechnologie um.<\/p>\n

Es geht dabei nicht nur um Silizium-Chips, sondern auch um Hochfrequenz-Chips auf Basis von III-V-Halbleitern sowie MEMS- und optoelektronischen Komponenten. Das gesamte Konzept soll auf weitere Herstellungstechnologien in der Halbleitertechnik ausgeweitet werden.<\/p>\n<\/div><\/div><\/div>\n <\/div>\n <\/div>\n\n\n\n

Was unterscheidet die APECS-Pilotlinie von einer normalen Fertigungslinie?<\/p>\n<\/div>

<\/span>

[RA]: APECS ist eine hochmoderne Forschungsinfrastruktur zur Entwicklung hochpr\u00e4ziser Integrationstechnologien und modularer Chiplet-Architekturen.<\/strong> Die Weiterentwicklung hochpr\u00e4ziser Integrationstechnologien (2D, 2,5D, 3D) ist unerl\u00e4sslich f\u00fcr die Herstellung hochfunktionaler Systeme. F\u00fcr Anwendungen in der k\u00fcnstlichen Intelligenz und im High Performance Computing sind das Prototyping von organischen Substraten mit Strukturen bis zu 1 Mikrometer und neue Materialien wie Glas entscheidend. In den Bereichen Substrate, Assembly und Integration besteht erheblicher Forschungsbedarf, den APECS vorantreiben wird.<\/p>\n<\/div><\/div>\n\n\n

\n
\n

Die APECS-Pilotlinie ist eine von insgesamt f\u00fcnf Pilotlinien, die von Chips Joint Undertaking kofinanziert werden:<\/p>\n

Die FAMES-Pilotlinie*<\/strong><\/a> wird von CEA-leti in Frankreich koordiniert und konzentriert sich auf die Verbesserung der FD-SOI-Technologie (Fully Depleted Silicon on Insulator), die bei der Herstellung energieeffizienter und leistungsstarker Halbleiter zum Einsatz kommt. Zudem hat sie das Ziel, die derzeitige Transistordichte auf 7 nm zu verringern.<\/p>\n