Die APECS-Pilotlinie | Über Heterointegration als Basis für Chiplet-Anwendungen

[RA]: Am Fraunhofer IZM liegt unser Schwerpunkt auf der Hardware-Integration. Mit unserem umfangreichen Technologie-Baukasten zur Hetero-Integration stellen wir Chiplet-Module her und unterstützen Systemdesign, Zuverlässigkeit und Testing.

[EJ]: Wir sehen daher den Schwerpunkt unserer Arbeit in der ganzeitlichen Systemperspektive zur Integration und Optimierung solcher Chiplet-Module. Beginnend mit dem ungehäußten Chip noch im Wafer-Verbund ergänzen wir z.B. die Metallisierung oder fügen Bumps zur Finepitch-Kontaktierung hinzu. Diesen Ansatz verfolgen wir nicht nur für die High-Performance CMOS-Chiplets, sondern adressieren auch III-V basierende RF oder optoelektronische Chiplet-Komponenten. Ohne Hetero-Integration sind Chiplet basierte Systeme nicht möglich! Das High-End Performance Packaging vom Wafer zum System ist insoweit entscheidend für die Hardware-Realisierung und den nachhaltigen Erfolg der Chiplet-Technologie.

[MT]: Die Entwicklung von Chiplets wird derzeit von großen Halbleiterunternehmen vorangetrieben, die in der Lage sind, die die hohen Kosten für die Herstellung von Wafern und den damit notwendigen Masken unter 7 nm tragen zu können. Mit der APECS-Pilotlinie bieten wir Start-ups und kleinen und mittelständischen Unternehmen (KMUs), die nicht über diese Ressourcen verfügen, eine Hardware-Plattform und eröffnen Chancen für Anwendungen, die in den nächsten Jahren in den Markt kommen werden.

[RA]: Der EU Chips Act zielt darauf ab, den Anteil der Chipproduktion in Europa von derzeit 9 Prozent bis 2030 auf 20 Prozent zu erhöhen. Um Chiplet-Technologien zu integrieren und zu funktionalisieren, sind spezielles Know-how sowie Techniken für Assembly, Montage und Substrate und der Zugang zu Forschungsinfrastrukturen entscheidend.

[EJ]: Die APECS-Pilotlinie richtet sich an die gesamte europäische Mikroelektronik-Industrie, von Start-ups über KMUs bis hin zu großen Unternehmen, einschließlich Zulieferern im Automotive-Bereich und Forschungseinrichtungen. Der Zugang ist für alle offen. Wir bieten eine in sich vollständige Plattform für alle Anbieter in der Wertschöpfungskette, von Foundries und Integrated Device Manufacturers (IDM) über Outsourced Semiconductor Assembly and Test (OSAT) bis hin zu Mikrosystemtechnik- und Elektronikanwendern, Ausbildungsorganisationen, Universitäten, Testhäusern und Materialherstellern.

[MT]: Die APECS-Pilotlinie ist auf die Zusammenarbeit mit europäischen Institutionen konzentriert. Da die Entwicklung von Mikroelektronik jedoch länderübergreifend ist, planen wir auch Kooperationen mit Japan, Taiwan, Südkorea und den USA.

[EJ]: Mit der APECS-Pilotlinie schaffen wir eine Brücke zwischen Forschung und industrieller Umsetzung. Die Partner an den Pilotlinien entwickeln gemeinsam Technologien, die für einzelne Unternehmen oft zu komplex, zeit- oder kostenaufwändig sind. Ziel ist es, Partner zu befähigen, moderne Technologien für neue Konzepte zu testen, umzusetzen und ohne große Hürden in ihre Produktion zu überführen. Dadurch erhalten Unternehmen klare Informationen darüber, welche Geräte sie für spezifische Prozesse benötigen und welche Rahmenbedingungen entscheidend sind, um die optimale Auswahl für ihr Produktportfolio zu treffen.

[RA]: APECS ist eine hochmoderne Forschungsinfrastruktur zur Entwicklung hochpräziser Integrationstechnologien und modularer Chiplet-Architekturen. Die Weiterentwicklung hochpräziser Integrationstechnologien (2D, 2,5D, 3D) ist unerlässlich für die Herstellung hochfunktionaler Systeme. Für Anwendungen in der künstlichen Intelligenz und im High Performance Computing sind das Prototyping von organischen Substraten mit Strukturen bis zu 1 Mikrometer und neue Materialien wie Glas entscheidend. In den Bereichen Substrate, Assembly und Integration besteht erheblicher Forschungsbedarf, den APECS vorantreiben wird.

[RA]: APECS wird mit der FAMES- und mit der NanoIC-Pilotlinie interagieren. Die Konsortien dieser drei Pilotlinien haben verschiedene Projekte zum Auf- und Ausbau der Zusammenarbeit definiert.

[EJ]: Im Unterschied zur WBG-Pilotlinie, die in Tampere in Finnland komplett neu aufgebaut wird, setzt die APECS-Pilotline auf das bereits sehr umfangreiche technologische Angebot der zwölf beteiligten Fraunhofer-Institute und der beiden Leibniz-Institute FBH und IHP auf. Unter Einbeziehung vorhandener Bestandgeräte wird APECS auch dort Schlüsselinnovationen vorantreiben und den Schulterschluss mit den anderen Pilotlinien suchen.

[RA]: Die Forschungsinfrastruktur wird sich dezentral auf verschiedene Standorte der Fraunhofer-Gesellschaft verteilen. Ein Fertigungssteuerungssystem (Manufacturing Execution System, MES) wird den kompletten Durchlauf und Transport von Chips und Wafern zwischen den beteiligten Einrichtungen sicherstellen.

[MT]: Ein großer Vorteil ist die Möglichkeit, unterschiedliche Materialien anwenden zu können, da nicht alle wie z.B. Gold in einem Reinraum verarbeitet werden können. Darüber hinaus ist jedes Fraunhofer-Institut und jedes Leibniz-Institut eng mit ein oder mehreren universitären Einrichtung verknüpft, was zu einem weiteren erheblichen wissenschaftlichen Impuls für die Forschung beiträgt, da lokale Exzellenzkompetenzen hinzugezogen werden können.

[RA]: Das Fraunhofer IZM wird an den zwei Standorten in Dresden und Berlin an der Pilotlinie beteiligt sein. Wobei in Dresden neben dem Fraunhofer IZM-ASSID auch das Fraunhofer IPMS, beide als 300 mm-Standorte, Teil der APECS-Pilotlinie ist. Zudem sind auch die in Sachsen ansässigen Institute Fraunhofer ENAS und Fraunhofer IIS-EAS beteiligt.

[EJ]: Nicht zu unterschätzen ist, dass auch die Region Berlin mit etwa 50 Millionen Euro für den Aufbau neuer Infrastruktur unterstützt wird, die sich nahtlos in die bestehende Expertise in der Region einbinden wird. Mit der APECS-Pilotlinie werden wir eine neue Qualität und Quantität zur Förderung der in Europa ansässigen Mikroelektronikindustrie bereitstellen.

[RA]: Am Fraunhofer IZM in Berlin und am Fraunhofer IZM-ASSID in Dresden bauen wir eine Infrastruktur für Interposer-Technologien auf – sei es Silizium, Organik und Glas auf 200 mm Wafern sowie auf 300 mm Wafern und Paneln auf Organik. Ein Angebot in dieser Form und Vielfalt ist bisher einzigartig weltweit. Mit dem neu gegründeten Chiplet Center of Excellence (CCoE) in Dresden wollen wir gemeinsam mit dem Fraunhofer IIS/EAS und Fraunhofer ENAS neue Maßstäbe für die Automobil-Elektronik setzen.

[RA]: Die Einsatzmöglichkeiten von Chiplets sind sehr vielfältig: Überall dort, wo extrem hohe Rechenleistung und sehr hohe Integrationsdichte erforderlich sind z. B. für KI-Anwendungen im Bereich Automotive und Industrieelektronik.

[EJ]: Neben den High Performance Computing (HPC) und KI-Clustern sind auch Einsatzszenarien denkbar, bei denen mit Unterstützung von Künstlicher Intelligenz die Datenverarbeitung direkt auf dem Sensorknoten (Edge AI) – also direkt am Ort der Datenerhebung – stattfindet. Denkbar wäre, dass in der Industrieelektronik eine komplexe Bildverarbeitung direkt auf dem Sensorknoten erfolgt. Hochintegrierte Chiplets in einer optimierten Zusammenstellung aus Computing, Energieversorgung, Drahtlostechnologien können hier zu einem »Gamechanger« werden.

[MT]: Auf der Consumer Electronics Show (CES) in Las Vegas wurden Anfang des Jahres erstmals Fernsehgeräte vorgestellt, die KI-gestützte automatische Übersetzungen bieten. Künstliche Intelligenz wird in allen Branchen neue Anwendungen schaffen. Im Maschinenbau beispielsweise wird KI in Kombination mit Objekterkennung außergewöhnliche Möglichkeiten schaffen.

[MT]: Es bestehen bereits jetzt Möglichkeiten der Zusammenarbeit, die im Zug der Erweiterung auf ein höheres technologisches Level gebracht werden. Erste Anfragen liegen uns bereits vor.

[RA]: Der Eintrittspunkt für die Zusammenarbeit mit der APECS-Pilotlinie kann vielfältig sein. Die APECS-Pilotlinie unterstützt grundsätzlich die Entwicklung eines ganzheitlichen Systemdesigns und vermittelt Prozessverständnis. Dies umfasst die Definition der Chiplet-Schnittstellen, die Herstellung von Substraten sowie Zuverlässigkeitstests und die Fertigung eines kompletten Chiplet-Moduls.

[MT]: Die FMD-Geschäftsstelle agiert vielseitig: Wir übernehmen das gesamte Projektmanagement und die Vermarktung, koordinieren den Geräteeinkauf und leiten die Entwicklung der Demonstratoren. Zudem sind wir die zentrale Schnittstelle zu den Projektträgern auf deutscher und europäischer Ebene und fungieren als Matchmaker für die europäische Halbleitertechnik.

[MT]: Zur Demonstration der Funktionsfähigkeit der APECS-Pilotlinie werden vier Demonstratoren entwickelt, die verschiedene Bereiche des technologischen Portfolios abdecken: Hochfrequenztechnik, Opto-Elektronik, High Performance Computing und die Integration von MEMS-Technologie.

[MT]: Unser Expert*innen-Team ist vor Ort in Berlin und jederzeit auch per E-Mail unter erreichbar. Wir bringen die Interessenten sehr schnell mit den jeweiligen Ansprechpartner*innen aus unserem Netzwerk zusammen. Uns ist wichtig, Anfragen kundenorientiert zu beantworten. Bei Bedarf begleiten wir diese auch. Die Erstellung der Angebote und deren Realisierung obliegt jedoch unseren Partnern wie beispielsweise dem Fraunhofer IZM.

[MT]: Es gibt keinen formalen Prozess oder vorgefertigte Lösungen; der Schlüssel liegt im Gespräch. Im Austausch mit unseren Fachexpert*innen wird für Kunden oft klarer, was sie wirklich benötigen und welche zusätzlichen Aspekte, wie beim Chipdesign, zu berücksichtigen sind. Mit unseren Beratungsleistungen bieten wir maßgeschneiderte Lösungsansätze an.

Wie Erik Jung bereits erwähnt hat, können wir oft schon mit kleineren Aktivitäten, wie Fortbildungen, entscheidend weiterhelfen. Ein Beispiel könnte ein dreistündiger Workshop sein, in dem Fachexpert*innen erläutern, was genau hinter dem Begriff Chiplet steckt.

Unsere Kernaufgabe für 2025 ist, das Serviceangebot der APECS-Pilotlinie sichtbar zu machen und die Managementstruktur aufzubauen. Wir werden in diesem Jahr die Pilotlinie auf ausgewählten Konferenzen und Messen wie z. B. der Sensor+Test in Nürnberg, EuMW in Utrecht und SEMICON EUROPE in München präsentieren.

Ein weiteres wichtiges Ziel ist es, den Austausch mit den bereits im Konsortium und im Projekt engagierten Partnern zu intensivieren. Gemeinsam bilden wir die APECS-Pilotlinie, und unsere Aufgabe ist es, diese zum Laufen zu bringen.